記事 ID: 000078928 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Quartus® II ソフトウェア・バージョン 13.0 の Qsys 生成ロジックでは、以前のバージョンと比較してタイミング・パフォーマンスが低下するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 13.0 の問題により、Qsys システムを新しいバージョンに移行すると、生成された合成 HDL ファイルに幅アダプターがある場合、タイミングが低下する可能性があります。このパフォーマンス低下は、幅アダプター・インターコネクト IP ロジックの問題が原因です。

解決方法

この問題を回避するには、問題が解決された Quartus® II ソフトウェア・バージョン 13.0 SP1 にアップグレードしてください。Qsys システムを再度開き、インターコネクト IP をアップグレードして、合成 HDL を再生成します。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。