記事 ID: 000078921 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Quartus® II ソフトウェア・バージョン 10.0 のALTLVDS_RXメガファンクションでは、rx_dpa_lockedに必要な出力ポート数が正しく作成されません。このポートの幅はチャネル数に等しい必要があります。

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 10.0 のALTLVDS_RXメガファンクションでは、rx_dpa_lockedに必要な出力ポート数が正しく作成されません。 このポートの幅はチャネル数に等しい必要があります。

    この問題を回避するには、デザインでALTLVDS_RXメガファンクションの HDL バリエーション・ファイルを開き、rx_dpa_lockedのポート幅とrx_dpa_lockedに接続されているsub_wireバスを手動で編集します。

    ポート幅は[number_of_channels-1:0]の形式に従う必要があります。

     

    警告メッセージ:

    警告 (12010): 「ALTLVDS_RX_component」のエンティティーインスタンス化におけるポート「rx_dpa_locked」が幅 1 の信号に接続されている。モジュール内の信号の正式な幅は、です。 余分なビットはファンアウトロジックなしで残されます。

    解決方法 この問題は、Quartus® II ソフトウェア・バージョン 10.1 で修正されています。

    関連記事

    関連製品

    本記事の適用対象: 5 製品

    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。