記事 ID: 000078911 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2021/08/28

デザインに非常に低いトグルレートのシングルエンドピンを搭載している場合、差動パッドの配置制限を回避するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

シングルエンド・ピンが差動ピンに近すぎる場合、Quartus® II ソフトウェア・バージョン 3.0 以降では次のエラーが発生します。

エラー:ピン位置 [ ピン位置] およびパッド [パッド位置 ] における非差動 I/O ピン [ ピン名] は、ピン位置 [ ピン位置 ] およびパッド [パッド位置] で差動 I/O ピン [ピン名] に近すぎます...

原因 = デバイス内の特定のピン位置に非差動割り当てを行い、指定した位置の差動ピンに近すぎる I/O ピンを割り当てたとします。

対応方法 = I/O ピンを別の場所に割り当てます。

問題のあるピンのトグルレートが非常に低い (リセットピンなど) 場合は、 I/O 最大切り替えレート このエラーメッセージをバイパスするには、そのシングルエンドピンに 0MHz のアサインメントを実行します。このロジック・オプションの詳細については、Quartus® II のヘルプファイルを参照してください。

アクティブに切り替えるピンに 0MHz のトグルレート・ロジック・オプションを適用するのは賢明ではありません。Quartus® II ソフトウェアのピン配置ルールは、ノイズの多い信号が隣接信号を破損しないように強制されています。これらの配置ルールをバイパスするためにピンの切り替えでトグルレート・ロジック・オプションを使用することを選択した場合、デザインが意図したとおりに機能しない可能性があります。

関連記事

関連製品

本記事の適用対象: 10 製品

Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® II FPGA
Stratix® FPGAs
Cyclone® IV GX FPGA
Arria® GX FPGA
HardCopy™ III ASIC デバイス
Stratix® II GX FPGA
Stratix® II FPGA
Cyclone® III LS FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。