記事 ID: 000078900 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/02

Stratix V アドバンスト・チャネル配置アサインメントは、ハード IP ピン位置に配置された PIPE x8 Gen1、Gen2、Gen3 コンフィグレーションに必要です。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PIPE PHY x8 Gen1、Gen2 および Gen3 コンフィグレーションでは、HardIP ピンの位置に配置する際に、事前のチャネル配置の割り当てが必要です。qsf ファイルを編集する必要があります。フィルターエラーを解決するには、2 つのパラメーターを編集する必要があります。.以下はパラメーターです。

I. マスターチャネル = 4

II. 予約チャネル =true

解決方法 set_parameter -name reserved_channel true - "pipe_gen3_x8:pipe_gen3_x8_l|altera_xcvr_pipe:pipe_gen3_x8_inst|sv_xcvr_pipe_nr:pipe_nr_inst|sv_xcvr_pipe_native:transceiver_core"
set_parameter -name reserved_channel true -to"pipe_gen3_x8:pipe_gen3_x8_r|altera_xcvr_pipe:pipe_gen3_x8_inst|sv_xcvr_pipe_nr:pipe_nr_inst|sv_xcvr_pipe_native:transceiver_core"
set_parameter -name master_ch_number 4 -to"pipe_gen3_x8:pipe_gen3_x8_l|altera_xcvr_pipe:pipe_gen3_x8_inst|sv_xcvr_pipe_nr:pipe_nr_inst|sv_xcvr_pipe_native:transceiver_core"
set_parameter -name master_ch_number 4 -to"pipe_gen3_x8:pipe_gen3_x8_r|altera_xcvr_pipe:pipe_gen3_x8_inst|sv_xcvr_pipe_nr:pipe_nr_inst|sv_xcvr_pipe_native:transceiver_core"

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。