記事 ID: 000078877 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

警告: PLL |altlvds_rx:altlvds_rx_component pll および PLL altlvds_tx:altlvds_tx_component |pll の入力ポートが不一致であり、PLL のマージが妨げられます。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

クロック周波数が同じであっても、Quartus® II ソフトウェアは、ALTLVDS_RXメガファンクションとALTLVDS_TXメガファンクションを DPA 有効にした状態で PLL をマージしようとすると、この警告が表示される場合があります。これは、Stratix® III およびStratix IV デバイスに影響します。

例えば、PLL のポスト・スケール・ディバイダー (k) の制限範囲は 1、2、4 です。  DPA を有効にしない ALTLVDS メガファンクション・インスタンスに最適な VCO 周波数は最大 600MHz ですが、3 が有効な分圧値ではないので、600MHz を使用して 200MHz の DPA 周波数を生成することはできません。 

外部 PLL オプションなしで ALTLVDS メガファンクションを使用する場合、Quartus® II ソフトウェアの PLL 設定を制御することはできません。 回避策として、外部 PLL モードで ALTLVDS メガファンクションを使用できます。  これにより、PLL 値を制御し、PLL クロック出力をALTLVDS_RXメガファンクションに手動で割り当て、デザイン内のメガファンクション・インスタンスをALTLVDS_TXできるため、PLL 共有が可能になります。

外部 PLL モードでの ALTLVDS メガファンクションの使用に関する詳細については、 ALTLVDS メガファンクション・ユーザーガイド (PDF).

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。