記事 ID: 000078869 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix II、Stratix、Cyclone II、Cyclone デバイスの TriMatrix メモリーブロックの初期コンテンツは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 M4K ブロック内のメモリービットの内容 STRATIX II、Stratix、Cyclone II、およびCycloneデバイスはロジック "0" としてパワーアップします。次の情報を提供 StratixおよびStratix II デバイスの M512 ブロックは、ロジック "0" までパワーアップします。M-RAM ブロックをStratixにして II デバイスをStratixすると、未知の状態になります。そうです M-RAM ブロックの内容をクリアするための優れたデザイン実践 設定が完了し、デバイスは読み取る前に最初にユーザーモードに入ります。 または M-RAM メモリーブロックに値を書き込みます。

関連製品

本記事の適用対象: 2 製品

Stratix® FPGAs
インテル® Cyclone® FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。