記事 ID: 000078852 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

フィッターフェーズ中にクロック転送が発生する可能性があるというクリティカル警告

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • UnipHY 搭載メモリー・インターフェイス
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    この問題は DDR2、DDR3、QDR II 製品に影響します。

    Arria V および Cyclone V デバイスのハーフレート・ソフト・インターフェイスの場合、 フィッターフェーズ中に次の警告が表示される場合があります。

    クリティカル警告 (332168): 次のクロック転送には次の機能があります。 クロック不確定性の割り当てなし。より正確な結果を得るには、 クロックの不確定性の割り当てまたはderive_clock_uncertaintyの使用 コマンド。

    上記の警告は、ホールドタイムの不確定性に適用されます。 AFI クロックドメインおよびアドレスおよびコマンドクロックドメイン。あなたが この警告は無視される場合があります。

    解決方法

    この問題の回避策は、表示されている警告を無視することです。または、以下のように警告を非表示にすることもできます。

    生成された _if0_p0.sdc ファイルをエディターで開き、ファイルの [Fitter Overconstraints] セクションを参照します。

    ファイルの [Fitter Overconstraints] セクションに次の行を追加します。

    if {} { # ホールドタイムのクロック不確定警告を抑制: set_clock_uncertainty -from [get_clocks ] -to [get_clocks ] -add -hold 0.000}

    変更をファイルに保存します。

     

     

    関連製品

    本記事の適用対象: 2 製品

    Cyclone® V FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。