記事 ID: 000078825 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

RapidIO I IP コア: FPGA 読み取りエラーが表明されていません

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

コアが受信した場合、FPGA の読み込みリクエストでは、FPGA は表明しません。 PAYLOAD なしのエラー読み取り応答。エラー読み込みレスポンスで問題なく動作します。 ペイロード。

この問題は、Arria 10 x4 / x2 (ボーレートに関係なく)、Stratix V 5G x4、および Arria V 3.125G x4 モード構成。

解決方法

コアが読み取り要求に応答するには、タイムアウトを待つ必要があります。

この問題は、RapidIO I IP コアのバージョン 16.0 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。