記事 ID: 000078824 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ECC および CSR デザインがシミュレーションまたはハードウェアで失敗する可能性がある

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • シミュレーション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ハイパフォーマンス・コントローラー II (HPC) で作成されたデザイン II) バージョン 11.0 で、 エラー検出を有効にして生成 および訂正ロジック または 有効化の設定とステータス レジスター・インターフェイス ・オプションをオンにすると、シミュレーションでエラーが発生する場合があります またはハードウェアで。

    解決方法

    この問題の回避策は次のとおりです。

    1. ファイルを開きます /submodules/alt_mem_ddrx_csr.v 。 をエディターで表示します。
    2. モジュール・パラメーター定義 で以下の変更を行います。 change BL_BUST_WIDTH = 4 to BL_BUST_WIDTH = 5� change MEM_IF_CSR_COL_WIDTH = 4 to MEM_IF_CSR_COL_WIDTH = 5� change MEM_IF_CSR_BANK_WIDTH = 2 to MEM_IF_CSR_BANK_WIDTH = 3� change MEM_IF_CSR_CS_WIDTH = 2 to MEM_IF_CSR_CS_WIDTH = 3
    3. 約 1040 行目で、次の行を変更します。 assign cfg_burst_length = csr_bl [BL_BUS_WIDTH - 1 : 0];� 宛先assign cfg_burst_length = {{(BL_BUS_WIDTH - 4){1’b0}}, csr_bl};

    この問題は今後修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。