記事 ID: 000078792 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

PLL の使用概要では、入力クロック周波数外のロック値の最小および最大が報告されるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PLL の使用概要には 、PLL のロック 範囲と見なされる PLL Freq Min Lock および PLL Freq Max Lock 値が表示されます。 入力周波数は、これら 2 つの値の間でなければなりません。

    ただし、Quartus® II ソフトウェアのバージョン 12.0 以前のバージョンでは問題があるため、PLL が整数モードに設定されている場合、PLL の入力クロック周波数がロック範囲外になっている可能性があります。 これは、以下の関連ソリューションで説明されているように、PLL パラメーター化に無効な PFD 周波数が許可されているためです。

    解決方法

    Altera_PLL メガファンクションでフラクショナル PLL モード・オプションを使用します。

    この問題は、インテル® Quartus® II ソフトウェア・バージョン 10.0 で修正されています。

    関連記事

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。