記事 ID: 000078791 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

外部フィードバック・モードを使用していて、外部フィードバック・モードを使用していて補正が extclk0 に設定されている場合、「Warning: Compensate clock of PLL pll_inst|altpll:altpll_component|pll が extclk1 に設定されています」というメッセージが表示されるのはなぜですか?

環境

  • PLL 数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® II ソフトウェア・バージョン 3.0 では、以下の条件で警告が表示される場合があります。

    1. 外部フィードバック・モードが選択され、内部クロックポート (C0-C5) が接続されていません。
    2. Extclk1 は、補償対象のクロックとして選択されている Extclk0 ポートよりも多くのファンアウトを持っています。

    両方の条件が当てはまる場合、外部クロック補償は extclk0 から extclk1 に移動します。ただし、この変更は PLL の実際の補償には影響しません。PLL が外部フィードバック・モードの場合、補償対象の extclk ポートに関係なく、補償は extclk ポート間で同一になります。

    Quartus® II フィッターが、エクスフィードバック・モードをチェックせずに補正クロックを誤って移動します。その結果、Quartus® II ソフトウェアは補償対象としてデフォルトの clk0 ポートを選択します。このポートは接続されていないため、ソフトウェアはファンアウトが最も高いポートを選択します (extclk1 は extclk0 より多くのファンアウトを持っています)、補償してそのポートに変更します。

    これはインテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® FPGAs

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。