記事 ID: 000078789 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Qsys UniPHY ベースのメモリー・コントローラーに、pin_assignments.tcl ファイルやその他のサポートファイルが見つからないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Qsys システム内で同じ UniPHY ベースのメモリー・コントローラーを複数インスタンス化すると、既知の問題が存在します。Qsys 最適化ステップでは、元のコントローラー用に、pin_assignments.tcl ファイルおよびその他のサポートファイルのみを作成し、これらのファイルを同じコントローラーの他のすべてのインスタンスに再利用します。

    解決方法

    回避策としては、UniPHY コア内の重要でないパラメーターに重要でないパラメーターを細かな変更を加え、Qsys がそのコアを固有と認識し、適切なすべてのファイルを生成するようにすることです。最も単純な変更は、ボード設定 タブにあるボード・スキュー・パラメーターの 1 つを 0.001ps 変更することです。たとえば、「最大 CK 遅延を DIMM/デバイスに」を 0.6ns から 0.599ns に変更します。

    UniPHY コントローラーのすべてのインスタンスを固有にしたら、Qsys システムを再生成し、各インスタンスに独自のファイルのセットが必要です。

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。