記事 ID: 000078777 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

正しいカウンター値を得るために、低レイテンシー 10GbE および低レイテンシー 40 - 100GbE MAC IP コアの 36 ビット・カウンターレジスターを読み取る方法

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Low Latency 10、40 および 100GbE MAC IP コアで 36 ビットのレジスターを読み取る場合は、最初に低い 32 ビットを読み取り、次に上位 4 ビットを読み取ります。

レジスターベースのカウンターなどのセルフクリア (RC) カウンターレジスターの場合、下の 32 ビットを最初に読み取り、次に上位 4 ビットを読み取って正しい値を取得する必要があります。

メモリーベースのカウンターなどの非セルフクリア (RO) カウンターレジスターでは、下位 32 ビットが読み込まれると、上位 4 ビットがキャプチャーされます。したがって、カウンター読み込み中に上位 4 ビットに伝送されるため、下位 32 ビット値と上位 4 ビット値のズアラインメントは発生しません。

 

 

関連製品

本記事の適用対象: 10 製品

Arria® V GZ FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 SX SoC FPGA
インテル® Arria® 10 GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。