記事 ID: 000078768 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Altera、Stratix III、Stratix IV、およびArria II GX デバイスファミリーの最大 I/O 切り替えレート仕様をそれぞれのデータシートに公開しますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® III、Stratix IV、Arria® II GX デバイス以降、Altera®は I/O バッファー性能を示す外部メモリー・インターフェイス仕様などのシステムレベルの仕様を使用しています。実際に実現可能な I/O シグナリング周波数は、設計およびシステム固有の要因に依存し、HSPICE / IBIS シミュレーションを使用して最適に決定されます。Alteraは、デバイスのデータシートへの I/O 切り替え速度の仕様の公開を停止します。

さらに、Arria II GX デバイスなどの一部のファミリーには、絶対的な最大 I/O 動作周波数仕様が適用され、デバイスの信頼性が確保されます。

関連製品

本記事の適用対象: 5 製品

Stratix® IV FPGA
Arria® II GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。