記事 ID: 000078761 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

警告: 次のフィルターは無視されます。 <sdc file="">: <clock signal="">~clkctrl がネットと一致できませんでした</clock></sdc>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この警告は、Synopsys Design Constraints(.sdc)ファイルにクロック制約がクロック・コントロール・ブロックに割り当てられている場合、Quartus® II ソフトウェアのフィッティング時に表示されることがあります。 この問題は、フィッターがクロック制御ブロックをインスタンス化する前に .sdc ファイルを読み取るためです。sdc ファイルを読み取ると、このノードはネットリストに見つかりません。

Quartus® II ソフトウェアでこの警告を回避するには、2 つのソリューションのいずれかに従ってください。

  • デザインのソース・ファイル・コードでクロック制御ブロックをインスタンス化します。
  • .sdcファイルを変更して、クロック制御ブロックの代わりにクロックソースにクロック割り当てを適用します。

例えば:

元の課題

create_clock -name {core_clk_out} -period 8.000 \
[get_nets {*altpcie_hip_pipen1b_inst_PLL|core_clk_out~clkctrl}]

変更されたアサインメント

create_clock -name {core_clk_out} -period 8.000 \
[get_nets {*altpcie_hip_pipen1b_inst_PLL|core_clk_out}]

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。