記事 ID: 000078749 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

デザインのステート・マシンの状態の数に不一致が見え、コンフォーマンス LEC にエラーが発生するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この問題は、バージョン 6.0 以降の Quartus® II ソフトウェアがステートマシンを抽出中に特定の最適化を実行した場合に発生します。Quartus® II ソフトウェアは、コンファカル・ソフトウェアがステート・マシン・エンコーディングを解釈するための有限状態機械ファイル (.fsm) を生成します。FSM ファイルは、ステート・マシンの最適化が実行される前に生成されます。FSM ファイルの生成後に特定の状態最適化が行われると、ステート・マシン・エンコーディングの違いによりゴールデン・デザインと改訂版デザインの不一致が生じ、正式な検証が停止されます。

この問題を回避するには、[設定]ダイアログボックスの [分析と合成] ページの[その他の設定][Verilogステートマシンの抽出] または[VHDL ステートマシンの抽出] をオフにします。デザインによっては、ステート・マシン抽出をオフにすると、エリア / タイミング・パフォーマンスが低下する場合があります。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。