記事 ID: 000078734 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

リセット中に RapidIO II IP コアのios_rd_wr_waitrequestとmnt_s_waitrequest信号が高く保持されない

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • リセット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Avalon-MM 仕様では、Avalon-MM スレーブ・インターフェイス waitreの使用を推奨しています。 リセット中に信号が高く保持されます。さらに、RapidIO II IP コア・ユーザーガイド IP コアAvalon-MM waitreの出力信号がすべて高く保持されていることを示します。 リセット中に。ただし、IP コアは、 ios_rd_wr_waitrequest mnt_s_waitrequest リセット中に信号が低くなります。

    解決方法

    この問題を回避する方法はありません。対象となるトランザクションをマスターするコンポーネント RapidIO II IP コア I/O Avalon-MM スレーブ・インターフェイスまたはメンテナンス・Avalon-MM スレーブ RapidIO II IP コアが接続されている場合、インターフェイスはトランザクションの送信を回避する必要があります。 リセット。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。