記事 ID: 000078728 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

100GbE PHY IP コアの CAUI-4 デザイン例では、保留または削除のタイミング違反が表示される場合があります

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    100GbE PHY IP コアの CAUI-4 バリアントは、保留状態を表示する場合があります 12.1 リリースでコンパイルされた場合のタイミング違反または削除タイミング違反 特定のクロックがプロモートされていないため、Quartus® II ソフトウェアの をグローバルクロックに送信します。Quartus® II ソフトウェアのアサインメント・AUTO_GLOBAL_CLOCKを ON に設定する場合 クロックをプロモートしますが、その結果、セットアップ・タイミング・エラーが発生する可能性があります。 クロックバッファーの配置に問題がある場合。明示的に配置を強制する クロックバッファーの数がこの問題を解決する可能性があります。

    解決方法

    この問題を回避する方法はありません。

    この問題は、100GbE PHY IP コアのバージョン 13.0 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。