記事 ID: 000078695 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

不正なロジックの作成

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

乗算器が大きいサブシステムで折りたたみ機能を使用する場合 (例: 18 ×18 以降の Cycloneファミリーおよび 36 以上の×36 がStratix ファミリー) 違法 ロジックが作成される場合があります。この問題は、折りたたみを使用するすべてのデザインに影響します。次の情報を提供 デザインが失敗する可能性があります。

解決方法

この問題を回避するには、ワークスペース変数を DSPBA_Features.OptimizeLargeMults に設定します。 そのような場合、モデルの HDL 生成では = false。例えば [ファイル] メニューの [モデルプロパティ] をポイントして、[卉禉] をクリックします。 タブをクリックして InitFcn をクリックし、次の機能を入力します。

DSPBA_Features.OptimizeLargeMults = false;

または、[ファイル] メニューで [モデル プロパティ] をポイントします。 [中文] タブをクリックし、[StopFcn] をクリックして、次のように入力します。 関数:

DSPBA_Features.OptimizeLargeMults = true;

この問題は、DSP Builder の今後のバージョンで修正される予定です。 高度なブロックセット。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。