詳細
Quartus® II ソフトウェア・バージョン 12.0 以降の問題により、PLL_RECONFIG インテル FPGA IPのシミュレーション・モデルは、 mgmt_reset 信号を使用した場合の動作を正確に表示しません。アサートされると、シミュレーションの mgmt_reset 信号は、FPGA構成ファイルで設定された初期パラメーター設定に PLL を復元できません。
例えば、無効なパラメーターを使用して PLL を再構成すると、PLL のロックが失われる可能性があります。ロック状態が失われると、リコンフィグレーション・コントローラーは mgmt_writeコマンドを 受け入れず、ステータスレジスターはビジー状態を示し、 mgmt_waitrequest 信号はアサートされます。この状態から PLL を回復する唯一の方法は、 mgmt_reset 信号をアサートして、元の PLL 設定を復元することです。
現在、mgmt_reset信号が PLL の元の設定を復元する機能は、シミュレーション・モデルには含まれていません。
解決方法
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションまたはスタンダード・エディションのバージョン 13.0 以降で修正されています。