記事 ID: 000078675 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

322MHz リファレンス・クロックが動作するStratix V デバイスを対象とした低レイテンシー 40- 100GbE IP コアの RX MAC クロック周波数が間違っている

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    LL 40-100GbE パラメーター・エディターは、2 つの値を提供します PHY リファレンス周波数 パラメーターの場合。両方の値 312.5MHz の clk_rxmac 周波数を生成する必要があります 40GbE バリエーション、100GbE バリエーションの場合は 390.625MHz。

    ただし、IP コアのバリエーションでは、以下の特性があります。 clk_rxmac 周波数が異なります。

    • ターゲット・デバイス・ファミリーは、Stratix V デバイスです。 家族。
    • PHY リファレンス周波数パラメーターには、 値は 322.265625 MHz です。
    解決方法

    この問題を回避する方法はありません。

    この問題は今後の低レイテンシーで修正される予定です。 40Gbps および 100Gbps イーサネット MAC および PHY MegaCore ファンクション。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。