記事 ID: 000078671 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ネイティブ PHY を使用している場合、クロック信号ck90_pdで Time2 タイミング・アナライザーでパルス幅違反が報告されるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® II ソフトウェア・バージョン 14.0 Arria® 10 エディションでは、Time Columbus Timing Analyzer で原子のクロックにパルス幅違反が報告されることがあります clk90_pd twentynm_hssi_pma_channel_pll
    解決方法 これらの違反は安全に無視できますが、インテル® Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。