記事 ID: 000078657 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

StratixおよびStratix II 高速 PLL の出力ジッター仕様は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Altera®は、Stratix・®またはStratix II デバイスの高速 PLL の出力ジッターを指定しません。次の情報を提供 高速 PLL からの出力クロックパスは、コアと I/O ノイズの影響を受けます。 専用電源ピンがありません。 強化された PLL は、 つまり、PLL から出力への専用パスを備えています。 Alteraは正確なジッター測定を行うことができます。強化された PLL ジッター仕様は推定値として使用できますが、コアノイズとスイッチング I/O は高速 PLL 出力のジッターに追加できます。これは設計に依存するため、Altera高速 PLL ではジッター性能を保証できません。

関連製品

本記事の適用対象: 2 製品

Stratix® FPGAs
Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。