記事 ID: 000078656 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Cyclone V SoC HPS デバイスで ECC を自動的に有効化

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

この問題は DDR2、DDR3、および LPDDR2 製品に影響します。

Cyclone V SoC の HPS ハード・メモリー・コントローラー・インターフェイス向け HPS デバイスでインターフェイス幅 24 または 40 を作成する場合、ECC は 自動的に有効になりますが、以下のメッセージは表示されません。 ECC が有効になっています。

解決方法

この問題の回避策は、ECC に注意することです。 は自動的に有効になります。メッセージは表示されません。

この問題は今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。