記事 ID: 000078653 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express SDC 制約向け IP コンパイラーが警告を生成

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

自動生成される次の SDC 制約 IP の Synopsys デザイン制約(.sdc)ファイル PCI Express 用コンパイラーは、以下の警告メッセージを生成します。

set_clock_groups -exclusive -group [get_clocks { *central_clk_div0* }] -group [get_clocks { *_hissi_pcie_hip* }]

解決方法

この問題を回避する方法はありません。警告メッセージは無視してもかまいません。 この制約が生成します。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。