Quartus® II ソフトウェア・バージョン 11.1 SP2 のコンパイル中に、Arria® V GX ES デバイスに EDCRC ソフト IP を挿入します。このソフト IP には、シミュレーション・モデルのない内部オシレーターが含まれています。その結果、VHDL 出力 (.vho) と Verilog HDL 出力 (.vo) ゲートレベルのシミュレーション・ネットリスト・ファイルが、ModelSim* ソフトウェアで正常にコンパイルされない可能性があります。以下のエラーが表示される場合があります。
Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1035) Formal port "ntrst" has OPEN or no actual associated with it.
Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1035) Formal port "tdoutap" has OPEN or no actual associated with it.
Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1141) Identifier "arriav_oscillator" does not identify a component declaration.
Quartus® II ソフトウェア・バージョン 11.1 SP2 で、この制限を回避できるパッチが利用可能です。以下の該当するリンクからパッチ 2.12 をダウンロードしてインストールします。パッチをインストールした後、プロジェクト・ディレクトリーの quartus.ini ファイル内の変数を使用して、コンパイルを制御できます。ゲートレベルのシミュレーション・ネットリストを生成するには、プロジェクト・ディレクトリーで quartus.ini ファイルを作成または編集し、以下の行を追加します。
sgn_add_av_es_soft_ip=off
この変数は、EDCRC ソフト IP の自動挿入を無効にし、ゲートレベルのシミュレーション・ネットリスト・ファイルを ModelSim ソフトウェアで正常にコンパイルできるようにします。ただし、プログラミング・ファイルは生成されません。プログラミング・ファイルを生成するには、 quartus.ini ファイルから変数を削除する必要があります。以下のパッチをダウンロードしてください。