記事 ID: 000078652 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Arria® V GX ES デザイン用の EDCRC ソフト IP ゲートレベル・シミュレーション・ネットリスト・ファイルが、ModelSim* シミュレーターで正常にコンパイルされないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • シミュレーション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 11.1 SP2 のコンパイル中に、Arria® V GX ES デバイスに EDCRC ソフト IP を挿入します。このソフト IP には、シミュレーション・モデルのない内部オシレーターが含まれています。その結果、VHDL 出力 (.vho) と Verilog HDL 出力 (.vo) ゲートレベルのシミュレーション・ネットリスト・ファイルが、ModelSim* ソフトウェアで正常にコンパイルされない可能性があります。以下のエラーが表示される場合があります。

    Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1035) Formal port "ntrst" has OPEN or no actual associated with it.
    Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1035) Formal port "tdoutap" has OPEN or no actual associated with it.
    Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1141) Identifier "arriav_oscillator" does not identify a component declaration.

    解決方法

    Quartus® II ソフトウェア・バージョン 11.1 SP2 で、この制限を回避できるパッチが利用可能です。以下の該当するリンクからパッチ 2.12 をダウンロードしてインストールします。パッチをインストールした後、プロジェクト・ディレクトリーの quartus.ini ファイル内の変数を使用して、コンパイルを制御できます。ゲートレベルのシミュレーション・ネットリストを生成するには、プロジェクト・ディレクトリーで quartus.ini ファイルを作成または編集し、以下の行を追加します。

    sgn_add_av_es_soft_ip=off

    この変数は、EDCRC ソフト IP の自動挿入を無効にし、ゲートレベルのシミュレーション・ネットリスト・ファイルを ModelSim ソフトウェアで正常にコンパイルできるようにします。ただし、プログラミング・ファイルは生成されません。プログラミング・ファイルを生成するには、 quartus.ini ファイルから変数を削除する必要があります。以下のパッチをダウンロードしてください。

    関連製品

    本記事の適用対象: 1 製品

    Arria® V GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。