クリティカルな問題
VHDL シミュレーションは、「PCI Express ユーザーガイド」の「pci Express 向けArria V ハード IP のArria V ハード IP 入門」の章および「PCI Express 向けStratix V ハード IP 」の 「PCI Express 向けStratix V ハード IPから始める」の章で説明されているデザイン例でエラーが発生します。
この問題は PCI Express* IP のバージョン 12.0 で修正されています。 コア。