記事 ID: 000078643 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express VHDL デザイン例シミュレーションに失敗する

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    VHDL シミュレーションは、「PCI Express ユーザーガイド」の「pci Express 向けArria V ハード IP のArria V ハード IP 入門」の章および「PCI Express 向けStratix V ハード IP 」の 「PCI Express 向けStratix V ハード IPから始める」の章で説明されているデザイン例でエラーが発生します。

    解決方法

    この問題は PCI Express* IP のバージョン 12.0 で修正されています。 コア。

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。