記事 ID: 000078637 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/07/04

HPS イーサネット MDC クロックの基準クロックはどれですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    HPS イーサネット・クロックの正しいリファレンス・クロックは l4_mp_clk です。

    V HPS アドレスマップ、emac->gmacgrp->GMII_Address->cr には、CSR クロック範囲の選択によって周波数に応じた MDC クロックの周波数が決定l3_sp_clkと誤って記載されています。

    解決方法

    この問題は、HPS アドレス マップのリリース 15.1 以降で解決されています。

    関連製品

    本記事の適用対象: 5 製品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。