記事 ID: 000078625 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ハード・プロセッサー・システム (HPS) の JTAG ピン上でバウンダリー・スキャン・テストを実行することは可能ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、HPS JTAG ピン上でバウンダリー・スキャン・テストを実行することはできません。しかし、HPS I/O ピンによっては、FPGAの JTAG ピンを介したバウンダリー・スキャン・テストをサポートしています。Cyclone® V SoC デバイス向け Quartus® II ソフトウェアを介して生成された BSDL ファイルには、バウンダリー・スキャンをサポートする HPS I/O ピンが含まれます。

注: Cyclone V SoC FPGAsでは、HPS とFPGAの両方をパワーアップしてバウンダリー・スキャン・テスト (BST) を実行する必要があります。

関連製品

本記事の適用対象: 3 製品

Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。