記事 ID: 000078621 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Stratix III およびStratix IV デバイスでキャリブレーション済みの 50 本の並列 OCT を使用する場合、双方向ピンにキャリブレーション済みの 40 または 60 個のスタップ・シリーズ OCT 値を使用できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ(記載のとおり) Stratix III デバイスの I/O 機能(PDF) そして Stratix IV デバイスの I/O 機能 (PDF)双方向ピンでキャリブレーションされた入力並列およびキャリブレーション済み出力シリーズ終端を使用する場合、各 I/O ピンはチップ終端 (OCT) キャリブレーション・ブロックを 1 つしか参照できないため、同じ終端値を使用する必要があります。

しかし、Quartus® II ソフトウェアでは、同じ双方向ピンに対するキャリブレーション値を使用して異なるシリーズ OCT を選択することができ、キャリブレーションに使用して 50 本のクメール OCT を並列に割り当てることができます。

例えば、出力シリーズの終端をキャリブレーションでシリーズ 40(40.0) に設定したり、入力終端をキャリブレーションと並行して 50 本の本行に設定することができます。 これは Quartus® II ソフトウェアで正常にコンパイルされますが、出力シリーズの終端は、Rup ピンと Rdn ピンに接続された抵抗器の値に調整されます。

パラレル OCT は、Stratix® III デバイスおよびStratix IV デバイスの 50 台のみでサポートされているため、入力操作用のキャリブレーションを行う 50 本の並列 OCT を使用した双方向ピンも、出力演算用のキャリブレーションに 50 個のスプリントシリーズ OCT を使用します (唯一の例外は、左シフト・シリーズ終端を備えた較正済みの 25 個のクロード・シリーズ OCT を使用した場合のみです)。 この例で「40」または「60」を選択した場合、電力およびタイミングモデルはこれらの値を使用しますが、デバイスは Rup ピンと Rdn ピンに一致する 50 個のピンに調整します。

関連製品

本記事の適用対象: 4 製品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGAs

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。