記事 ID: 000078610 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Cyclone V で生成された Verilog 出力ファイルによる Modelsim コンパイルエラー

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

modelsim が生成されたファイルでコンパイルされている場合のコンパイルエラー verilog (.vo) 出力ファイル。エラーメッセージ: #** エラー: (vsim-10000) ipfs_vo/t_RT_471_1of1.vo(4614): ni0NUMA1.channels 内の「チャネル」が表示されます。

この問題は、Cyclone V の 12.1sp1 バージョンに影響を与えています。

解決方法

verilog (.vo) ファイルを開き、altera_xcvr_resetコントロールを検索します。 ブロック。defparam の下にあるすべてのパラメーター名を大文字に変換します。 (例: チャネル - チャネル)。

この問題は 13.0 で修正されています。

関連製品

本記事の適用対象: 1 製品

Cyclone® V FPGA & SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。