記事 ID: 000078600 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Stratix® II デバイスをターゲットにしている場合、ALTCLKCTRL MegaWizard® プラグイン・マネージャーが生成した Megafunction を 2 対 1 のマルチプレクサーとして構成した場合、デザインがグローバルクロックまたは地域クロックを接続してもデザインが適合しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

異なるグローバルまたは地域のクロックソースを多重化するために ALTCLKCTRL を使用して設計すると、コンパイル中に適合しないエラーが表示されることがあります。

ALTCLKCTRL メガファンクションの inclk0x および inclk1x ポートは、CLKp ピン (すべてのバンク) および CLKn ピン (トップバンク / ボトムバンク) にのみ割り当てられます。 inclk2x および inclk3x ポートは、PLL カウンター出力にのみ割り当て可能です。

CLK0p、CLK2p、CLK4p、およびその他の偶数のクロックピンは、ALTCLKCTRL メガファンクションの inclk0x ポートに接続する必要があります。CLK1p、CLK3p、およびその他の奇数のクロックピンは、inclk1x ポートに接続する必要があります。PLL カウンター出力 inclk2x および inclk3x にも同じルールが適用されます。

各クロック・ネットワークは特定のクロックソースへの接続のみを持っています。 クロック・ネットワーク接続スキームについては、Stratix II ハンドブック 第 2 巻第 1 章のクロックセクションを参照してください。

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。