記事 ID: 000078578 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

トランシーバー・チャネルのレシーバー側は、Stratix V GX/GT デバイスとArria V GZ デバイスの ATX PLL キャリブレーション中に利用できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® V GX/GT およびArria® V GZ デバイスのコンフィグレーション直後の ATX PLL キャリブレーションでは、レシーバーは使用できません。ユーザーが開始した後続の ATX PLL キャリブレーション・プロセスは、レシーバー・データ・パスには影響しません。

関連記事

関連製品

本記事の適用対象: 4 製品

Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。