記事 ID: 000078577 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

Stratix V デバイス、Arria V デバイス、Cyclone V デバイスで自動計算解像度が十分でない場合、Altera_PLL IP でフェーズステップの解像度を細かく設定するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェアは、Stratix® V、Arria® V、Cyclone® V デバイスでAltera_PLL IP を使用する場合、適切な M および N カウンター値 (fvco=fin*M/N) を計算することにより、ユーザーが入力した入力周波数と出力周波数に基づいて PLL の VCO 周波数を選択します。結果として、VCO 周波数は、達成可能な位相シフト値 (フェーズステップ解像度 = VCO 周波数 / 8) に対して達成可能なフェーズステップ解像度を決定します。ただし、フェーズステップの解像度は、ユーザーが望むほど詳細でない場合があります。

解決方法 より細かい解像度を実現するには、VCO 周波数を上げる必要があります。そのためには、Altera_PLL IP の「物理出力有効」オプションを使用し、M および N カウンター値を手動で入力して、必要な出力周波数とフェーズステップ解像度を達成できる目的の VCO 周波数を実現します。

別の方法としては、いずれかの出力クロックを非常に高く設定し、この出力を未接続のままにします。これにより VCO の周波数が高くなるので、より細かい位相シフト・ステップにアクセスできます。

関連製品

本記事の適用対象: 15 製品

Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。