記事 ID: 000078568 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

DDR3 コントローラーの読み書きおよび読み取り / 書き込みのリードタイムが予想以上に長いのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

UniPHY ベースの DDR3 メモリー・コントローラーの場合、リードタイムは次の式を使用して計算されます。


リードツーライト・ターンアラウンド = 「CAS レイテンシー」 – 「CAS 書き込みレイテンシー」(「バースト長」/ 2) 2「リード・ツー・ライト OCT ターンアラウンド」

 

リードへの書き込みターンアラウンド = 「CAS 書き込みレイテンシー」(「バースト長」/ 2) tWTR「リードへの書き込み OCT ターンアラウンド」

 

OCT の読み取り / 書き込みおよび書き込みのリードタイムは、OCT 終端を入力終端から出力終端に変更するために必要な追加のクロックサイクルの回数を指します。メモリークロックサイクルにおける各リードタイムの値は、_c0.v ファイルにあります。

 

DDR3 の場合、バースト長は常に 8 (BL8) になります。

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Cyclone® V ST SoC FPGA
Arria® II GZ FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。