記事 ID: 000078566 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ALTGX_RECONFIGブロック・シミュレーションの Offset Cancellation Busy Signal de-スラインスレーション時間が、デバイス・ハンドブックの持続時間情報と一致しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ALTGX_RECONFIGブロックの機能モデルとタイミングモデルは、オフセットキャンセルプロセス中の混雑した信号のデスプラントの実際の持続時間を反映していません。 シミュレーションの長いデッドタイムを回避するために設計されています。

この情報は、STRATIX® IV GX、Stratix IV GT およびArria® II GX デバイスに適用されます。

関連製品

本記事の適用対象: 4 製品

Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Arria® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。