記事 ID: 000078551 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Cadence NC-Sim ソフトウェアのエラー: ncelab: *F,GENPAR: VHDL generic ALTERA_MULT_ADD。ACCUM_DIRECTION (./cplxmult.vhd: ライン 65、ポジション 16) および verilog パラメーターがaltera_mult_add.extra_latency (/tools/acdskit/11.0/140/linux64/quartus/eda/sim_lib

環境

    インテル® Quartus® II サブスクリプション・エディション
    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Cadence NC-Sim ソフトウェアで、ALTMULT_ADDメガファンクションを含む VHDL デザインの altera_lnsim.sv RTL シミュレーションを使用して実行しようとすると、NC-Sim ソフトウェアは次のエラーを発行します。

Cadence NC-Sim ソフトウェアのエラー: ncelab:*F,GENPAR: VHDL generic ALTERA_MULT_ADD。ACCUM_DIRECTION (./cplxmult.vhd:line 65、ポジション 16) および verilog パラメーターがaltera_mult_add.extra_latency (/tools/acdskit/11.0/140/linux64/quartus/eda/sim_lib/altera_lnsim.sv:line 3631、ポジション 23) はタイプ互換性がありません。

解決方法

エラーを防止するには、オプションを使用します。 -namemap_mixgen ncelab コマンドを使用。

関連製品

本記事の適用対象: 1 製品

Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。