記事 ID: 000078534 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/10/16

インテル® Arria®10 デバイス内のAltera LVDS トランスミッター SERDES と LVDS レシーバー SERDES 間で IOPLL を共有できますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    PLL 数
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。1 つの IOPLL は、インテル® Arria® 10 デバイス内の Altera® LVDS トランスミッター SERDES と LVDS レシーバー SERDES 間で共有できます。

解決方法

これには、Altera® LVDS SERDES IP が外部 PLL モードになっている必要があります。外部 PLL モードを使用しない場合、トランスミッターとレシーバーの補正モードの違いにより、PLL はマージできません。

関連製品

本記事の適用対象: 3 製品

インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA
インテル® Arria® 10 GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。