DDR3 UniPHY ベースのコントローラーで「追加タイミング・レポート・クロック」を有効にした場合のタイミング違反

このナレッジベース記事の手順に従って、DDR3 コントローラーの DQS トラッキングを無効にすると、タイミング違反が発生する可能性があります。

UniPHY ベース DDR3 SDRAM IP の「読み取り DQS トラッキングを有効にする」オプションが Quartus® II ソフトウェア・リリース 間で変更されているのはなぜですか?

タイミング違反は、コントローラーの名前に「コントローラー」という文字列が付いた場合に発生します。

この問題の回避策は、文字列の"controller"を"alt*controller"に変更することです _p0_report_timing_core.tcl

変更：

if { ! }{
controller_regsを設定 [get_registers |*controller_*inst|*]
inst_other_ifを設定する
} else {
controller_regsを設定 [get_registers |*:*controller_*inst|*]
inst_other_ifを設定する
}

宛先：

if { ! }{
controller_regsを設定 [get_registers | *alt*controller_*inst|*]
inst_other_ifを設定する
} else {
controller_regs設定 [get_registers |*:* alt*controller _*inst|*]
inst_other_ifを設定する
}

この問題は、Quartus® II ソフトウェア・バージョン 13.1 以降で修正されています。