記事 ID: 000078491 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Time Optimizer タイミング・アナライザーが、ALTDDIO_OUTメガファンクションのクロックから出力までのパスのみを分析するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ALTDDIO_OUTメガファンクションは、クロック信号で選択ピンを駆動するマルチプレクサーを使用し、入力はデータピンに 1 と 0 を接続した 2 つのレジスターです。この構造は、デバイスの入出力エレメント(IOE)に専用回路を使用して実装されます。

クロックから出力までのパスがタイミングを閉じると、これらのレジスターから mux へのパスはタイミングを閉じるために保証されます。そのため、Time Optimizer™ Timing Analyzer で分析されるのはこのパスのみです。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。