記事 ID: 000078482 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/12/11

RX バッファー クレジットの割り当て - 受信した要求のパフォーマンス" (rxbuffer_rxreq_hwtcl) " <selection>が範囲外です: "最小</selection>"、"低"、"バランス"

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーメッセージは、Quartus® II v13.1.4 Qsys システムを Quartus® II バージョン 14.0 以降で開いた際に、システムに PCI Express® 用の Altera® Avalon®-MM ハード IP があり、高または最大 RX バッファー・クレジット割り当てが選択された場合に表示されます。

また、Quartus® II v14.0 以降で PCI Express 向け Avalon-MM ハード IP をパラメーター化する場合、Rx バッファー・クレジット割り当ての高および最大設定は利用できません。

解決方法

Altera®、Avalon-MM バリアントの高および最大設定にパフォーマンスの問題が見つかりました。その結果、Quartus® II ソフトウェア・バージョン 14.0 から、Arria® V GZ、Arria® 10、Stratix® V デバイスでこれらの設定が削除されました®。

これらの同じパラメーターは、将来のソフトウェア・リリースで、Arria® V および Cyclone® V デバイスの Avalon-MM バリアントで削除される予定です。

この変更は、今後のバージョンのユーザーガイドに反映される予定です。

関連記事

関連製品

本記事の適用対象: 16 製品

インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
インテル® Arria® 10 GT FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。