記事 ID: 000078481 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/08/22

Stratix® V、Arria® V、または Cyclone® V デバイスをターゲットにする場合、リソース・プロパティー・エディターまたはチッププランナーを使用してフラクショナル PLL (fPLL) パラメーターを変更できないのはなぜですか?

環境

    インテル® Quartus® II ソフトウェア
    Arria® V トランシーバー PLL インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® V、Arria® V、または Cyclone® V デバイスでデザインする場合、Quartus® II ソフトウェアのリソース・プロパティー・エディターまたはチッププランナーを使用して fPLL のパラメーターを編集することはできません。

解決方法

PLL リコンフィグレーション機能を使用して、fPLL パラメーターを動的にアップデートします。

詳細については、 AN661: Altera PLL および Altera PLL リコンフィグレーション・メガファンクションによるフラクショナル PLL リコンフィグレーションの実装 (PDF) を参照してください。

関連製品

本記事の適用対象: 11 製品

Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。