記事 ID: 000078453 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Quartus® II ソフトウェア・バージョン 11.1sp2 以前で作成されたモデルを使用している場合、Stratix V PLL が正しくシミュレートされないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアのバージョン 11.1 SP2 以前の問題により、テストベンチに 2 つ以上の独立したAltera_PLL メガファンクションがある場合、V PLL シミュレーション・モデルに誤ったStratix® V PLL が表示される場合があります。

    解決方法

    この問題は、Quartus® II ソフトウェア・バージョン 12.0 から修正されています。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。