記事 ID: 000078445 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

UniPHY DDR2 または DDR3 外部メモリー・インターフェイス IP でサポートされているアドレス範囲の計算方法

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

UniPHY DDR2 または DDR3 IP megawizard GUI -> Memory Parameters パネルでは、設定可能な   アドレスパラメーター [最小、最大] は:- 

行アドレス - [12, 16]

列住所 - [8, 12]

銀行の住所 - [2,3]

チップセレクト - [1,4]      (アンバッファード DIMM/SO-DIMM の場合、これもランク数です。)

アドレスパラメーターに不正な値を選択すると、赤で表示され、IP を生成できなくなります。

アドレス指定可能なロケーションの数は、2^<> * 2^* 2^ *

現在、アドレス指定可能なロケーションの最大数は 2^16 * 2^12* 2^3 * 4 = 8G です。

アドレス位置の数にインターフェイス・データ幅のバイト数を掛けて、G バイトの合計数を取得します。例えば、インターフェイス幅が 16 ビット (2 バイト) の場合、アドレス可能な最大スペースは 8G * 2 = 16G バイトです。

関連製品

本記事の適用対象: 6 製品

Stratix® V GX FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GZ FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。