記事 ID: 000078388 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

HPS デザインで解析と合成が失敗してもエラーが報告されないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 インテル® Quartus® II ソフトウェア・バージョン 12.1 の問題により、ハード・プロセッサー・システム (HPS) をFPGAピンに直接接続していない場合、ゼロエラーを報告して解析と合成に失敗することがあります。HPS I/O は、ロジックを介在させることなくピンに接続する必要があります。
解決方法

この問題を回避するには、HPS I/O がFPGAピンに直接接続されていることを確認してください。

Quartus® II ソフトウェアの今後のリリースでは、この不正な接続に関するエラーメッセージが表示されます。

関連製品

本記事の適用対象: 5 製品

Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。