記事 ID: 000078386 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

エラー: Quartus® II 64 ビット Time 2 タイミング・アナライザーに失敗しました

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 デザインにパーティションがある場合、システムに UniPHY ベースの IP を実装するときに_pin_assignments.tcl ファイルをソースすると、Quartus® II ソフトウェアでこのエラーが表示されることがあります。
解決方法 TCL ファイルをソーシングする前に、エラー・メッセージの実行分析と合成 (プロセシング -> Start Analysis & Synthesis) およびパーティション・マージ (プロセシング -> Start Partition Merge) を回避するには。

関連製品

本記事の適用対象: 1 製品

Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。