記事 ID: 000078341 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express の 64 ビット・アドレス指定 (Avalon-Memory Mapped (Avalon MM) ハード IP がCyclone V & Arria V で正しく機能しないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 RTL の問題により、Cyclone® V および Arria® V 向けの PCI Express® のハード IP での 64 ビット・アドレス指定には、次のコード変更が必要です。
解決方法

ファイル altpcie_cv_hip_avmm_hwtcl.v 行 214 は次から変更する必要があります。

パラメーター・CB_P2A_AVALON_ADDR_B0 = 32\'h01000000、

宛先

パラメーター・CB_P2A_AVALON_ADDR_B0 = 32\'h00000000、

ファイルは次のディレクトリーにあります。

< Quartus のインストール・ディレクトリー>\ip\altera\altera_pcie\altera_pcie_cv_hip_avmm\altpcie_cv_hip_avmm_hwtcl.v

上記のファイルを変更した後で IP を再生成する必要があります。

再生成した後で、現在のプロジェクト・ディレクトリーにある altpciexpav_stif_txavl_cntrl.vファイルを変更する必要があります。213 行目を見つける

pcie_space_64 = bypass_transを割り当てますか?1\'b0: PCIeAddrSpace_i[0];

次のように置き換えます。

pcie_space_64 = bypass_transを割り当てますか?1\'b1: PCIeAddrSpace_i[0];

これは、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Cyclone® V GX FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。