記事 ID: 000078318 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DisplayPort Arria V およびStratix V のデザイン例では、Cyclone V GXB のリセットを生成

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    DisplayPort IP コアのArria V およびStratix V のデザイン例が正しくありません。 V デバイスでトランシーバー・リセット IP コアCyclone生成します。この問題は解決しません。 デザインに影響を与える可能性があります。

    解決方法

    この問題を回避するには、 トランシーバー・リセット IP をgxb_reset.v ファイルを再生成する コア。

    この問題は、DisplayPort IP コアのバージョン 15.1 Update 1 で修正されます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。