記事 ID: 000078312 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

アドバンスト・エンクリィプション・スタンダード (AES) セキュリティー・キーを使用してStratix II デバイスをプログラムした後で、Boundary Scan を実行したり、SignalTap II ロジック・アナライザーを使用することができますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。バウンダリー・スキャン・テストを実行することも、SignalTap® II ロジック・アナライザーを使用してFPGA内の機能データを分析することもできます。ただし、セキュリティー・キーがStratix® II FPGAにプログラムされた後では、JTAG 設定はできません。

SignalTap II ロジック・アナライザーを使用する場合、まずパッシブ・シリアル (PS)、ファスト・パッシブ・パラレル (FPP) またはアクティブ・シリアル (AS) コンフィグレーション・モードを使用して、暗号化されたコンフィグレーション・ファイルを使用してデバイスをコンフィグレーションする必要があります。デザインには、SignalTap II ロジック・アナライザーのインスタンスが 1 つ以上含まれている必要があります。FPGAがデザイン内の SignalTap II ロジック・アナライザー・インスタンスで構成されると、Quartus® II ソフトウェアで SignalTap II ロジック・アナライザー・ウィンドウ / GUI を開くと、チェーンをスキャンするだけで JTAG 経由でデータを取得できるようになります。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。