記事 ID: 000078288 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

カスタム・メモリー・コントローラー (統合Altera高性能メモリー・コントローラーを使用するのではなく) を使用して DDR2 SDRAM または DDR3 SDRAM UniPHY PHY を実装するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

UniPHY ベースのメモリー・インターフェイス IP コアは、PHY とコントローラーの両方を統合して提供されます。インテル®Quartus® II 開発ソフトウェア・バージョン 10.0 SP1 以前のバージョンでは、カスタム・コントローラーで使用するために UniPHY PHY をスタンドアロンでインスタンス化する MegaWizard オプションはありません。ただし、説明した手順に従って、Altera ハイパフォーマンス・メモリー・コントローラーをカスタム・メモリー・コントローラーに置き換えることができます。

  1. UniPHY ベースのメモリー・コントローラー IP のバリエーションをパラメーター化して生成します。
  • これにより 、.v または .vhdと呼ばれるトップレベルの HDL ファイルと という名前のサブディレクトリーが生成されます。
  • トップレベルのモジュールは、_controller_phyモジュールを瞬時に表示します。このモジュールは/ rtlディレクトリーにあり、PHY とコントローラーをインスタンス化します。
    • コントローラー・モジュールの名前: <>_alt_ddrx_controller
    • PHY モジュールの名称: <>_memphy_top
  • 生成されたピン制約スクリプトとタイミング制約スクリプトでは、デザイン階層を維持する必要があります。
  • / rtl/_controller_phy.svファイルを開きます。
  • _alt_ddrx_controllerモジュールカスタム・コントローラー・モジュールに置き換えます。
  • Altera ハイパフォーマンス・メモリー・コントローラーのポートを削除し、カスタム・コントローラーの最上位ポートを追加します。
  • 同様に、.vまたは.vhdファイルのトップレベル・モジュールのポート名を更新します。
  • デザインをコンパイルおよびシミュレートして、機能を保証します。
  • UniPHY メモリー・インターフェイス IP を再生成すると、HDL ファイルに加えられた変更がすべて消去されます。また、MegaWizard で選択したパラメーターはトップレベルの モジュールに保存されます。したがって、IP バリエーションが再生成されるたびに上記の手順を繰り返す必要があります。

関連製品

本記事の適用対象: 4 製品

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。